Eurocircuits Printed Circuits Blog

was uns bei Eurocircuits beschäftigt, Projekte an denen wir arbeiten, neue Ideen, Hintergrund-Informationen und eine Plattform auf der Sie mitmachen können, Ihre Meinungs sagen können und uns dahin lenken können, was wichtig für Sie als Entwickler ist.

Leiterplatten-Toleranzen
Post by  Lengyel Norbert on 06 May 2014  | Posted under Leiterplatten-Entwicklung Aufrufe:: 4275

Leiterplatten-Toleranzen

Welche Toleranzen sollte ich meinem Leiterplatten-Design zugrunde legen?

Richten Sie sich wenn möglich nach dem mittleren Toleranz-Bereich des Leiterplatten Industriestandards. Mit diesen Toleranzen sollten Sie Ihre Leiterplatten von jedem Hersteller in der Welt ohne Aufpreis beziehen können. Eurocircuits nutzt diese Toleranzen als Basis unseres günstigsten Pooling-Services. Selbstverständlich können die Bauteil-Geometrie oder mechanische Einschränkungen kleinere Toleranzen erfordern. In den meisten Fällen können wir diese Leiterplatten zu einem Aufpreis fertigen. Dieser liegt im zusätzlichen Handling oder Prozssschritten begründet (z.B. Sacklöcher oder vergrabene Bohrungen).

Das können Sie tun:

Vergleichen Sie Ihren Datensatz und insbesondere die Zeichnungen im Hinblick auf die spezifizierten Toleranzen. Stellen Sie sicher, dass diese nicht enger gefasst sind als Sie benötigen. Sollten sich diese ausserhalb unserer Standards bewegen, könnte dies als Abweichung vom gewählten erkannt werden. Dadurch könnte sich die Lieferung verzögern oder der nächst teurere Service nötig werden.

Anmerkung

Die minimalen Leiterbahnbreiten, -abstände und Restringe werden in den jeweiligen Services spezifiziert und sind nicht in dieser Tabelle aufgeführt. Es gibt eine vollständige Liste in unseren PCB Design Guidelines S.7.

Toleranz-Tabelle

Spezifikation

Toleranz

Bemerkungen

Material

 

 

Material-Dicke

+/- 10%

basierend auf Herstellerangaben

maximale Verwindung und Wölbung mit SMDs

0.75%

Siehe http://www.eurocircuits.com/index.php/eurocircuits-printed-circuits-blog/bow-and-twist-in-printed-circuits

maximale Verwindung und Wölbung ohne SMDs

1.5%

 

Bohren

 

 

Produktionsloch Übergröße - DK

0.10 mm

PCB Design Guidelines S. 8

Produktionsloch Übergröße - NDK

0.00 mm

 

Lochgrößen-Toleranz - DK

+/- 0.10 mm

 

Lochgrößen-Toleranz - Durchsteiger

+ 0.10/-0.30 mm

Standardmäßig gehen wir bei Löchgrößen ≤ 0,45mm von Durchsteigern aus. Verwenden Sie das Kästchen “Endlochdurchmesser verkleinern ab ≤” im Kalkulator, um Ihr größtes Durchsteiger-Loch zu definieren, falls Ihre Bauteil-Löcher einen Endlochdurchmesser ≤ 0,45mm haben. Die negative Toleranz erlaubt uns das Durchsteiger-Loch zu reduzieren, um Restringprobleme zu lösen und/oder die Kosten der Leiterplatte durch Reduktion der Anzahl der notwendigen Bohrdurchgänge zu senken. Mehr.

Lochgrößen-Toleranz - NDK

+/- 0.05 mm

 

Aspektverhältnis

1:8

aspect ratio, Verhältnis Materialstärke zu Bohrlochdurchmesser

Lochpositions-Toleranz

0.10 mm

Loch zu Loch

minimaler Loch-zu-Loch-Abstand

0.25 mm

gemessen von Produktionsloch zu Produktionsloch.

s. PCB Design Guidelines S. 9 und den Blog:

http://eurocircuits.com/index.php/eurocircuits-printed-circuits-blog/the-smallest-possible-distance-between-two-holes

minimaler Abstand NDK-Bohrung zu Kupfer

0.25 mm

 

Lochwand-Kupfer

 

 

minimale Kupferschichtdicke

20 μm

 

Löt-Oberflächendicke

 

 

bleifreie Heissluftverzinnung

1 – 30 μm

 

chemisch Nickel-Gold

Ni:3 -6 μm;

Au: 0.05 – 0.10 μm

 

chemisch Silber

0.2 – 0.4 μm

 

galvanisch Hartgold auf Nickel

Ni: 3 – 6 μm; Au: 1- 1.5 μm

(Steckergold)

Lötstopplack

 

 

minimale Freistellung Lötstoppmaske zu Pad = Mask Annular Ring (MAR) – DK-Löcher

0.10 mm

Dies ist von der Leiterbildklasse abhängig - s. PCB Design Guidelines S.15

minimale Leiterbahnabdeckung = Mask Overlap Clearance (MOC)

0.10 mm

Bei engen Layouts muss ggf. ein Kompromiss zwischen MAR und MOC gefunden werden - s. PCB Design Guidelines S. 16

minimale Breite des Lötstoppmasken-Steges zwischen SMD-Pads = Mask Segment (MSM)

0.10 mm

 

minimale Freistellung Lötstoppmaske zu Pad = Mask Annular Ring (MAR) – DK-Löcher

0.125 mm

 

maximale Endloch-Via-Größe für Tenting

0.25 mm

Nutzen Sie Durchsteigerfüller, um sicher zu stellen das Via-Löcher verschlossen sind - s. PCB Design Guidelines S. 16; 20

Lötstoppmaskendicke auf elektrischen Leitern

>15 μm

s. eC-Glossary für mehr Informationen.

Lötstopplackdicke an der Leiterbahnkante

>7 μm

 

Bestückungsdruck

 

 

minimale Linienbreite

0.17 mm

 

minimale Höhe für Lesbarkeit

1.00 mm

 

Freistellung Beschriftungsdruck zu Lötstoppmaske (clipping)

0.10 mm

Nach dem clipping werden alle Linien kleiner als 0,17mm entfernt

Stegfräsen

 

 

minimaler Abstand Leiterplattenrand zu Kupfer / Leiterbahnen / Pads - Aussenlagen

0.25 mm

Kupferflächen können sich bis zum Rand ausdehnen. Wählen Sie “Kupfer bis zum Leiterplattenrand” in den erweiterten Optionen im Kalkulator

minimaler Abstand Leiterplattenrand zu Kupfer / Leiterbahnen / Pads - Innenlagen

0.40 mm

 

minimale End-Schlitzbreite

0.50 mm

 

Dimensionstoleranz Fräsung

+/- 0.20 mm

 

Positionierungstoleranz Fräsung / Schlitzung zum Loch

+/- 0.20 mm

 

Dimensionstoleranz Schlitz

Breite: +/- 0.10 mm

Länge: +/- 0.20 mm

 

minimales Kupfer um DK- und NDK-Schlitze

wie der Restring bei DK- und NDK-Bohrungen

 

Ritzen

 

 

maximal ritzbare Leiterplattendicke

2.00 mm

 

minimal ritzbare Leiterplattendicke

0.80 mm

 

minimaler Abstand Leiterplattenrand zu Leiterbild - Aussen- und Innenlagen

0.45 mm

zur Ermöglichung des Ritzens. Verwenden Sie Fräsen, falls das Leiterbild näher am LP-Rand ist.

Dimensionstoleranz nach der Vereinzelung

0.30 mm

 

Rest-Material

0.45 mm +/- 0.10 mm

 

Positionstoleranz Ritzung Ober- / Unterseite

+/- 0.25 mm

 

minimale Ritztiefe

0.15 mm

 

Kanten-Anfasung

 

 

nominaler Anfas-Winkel

30° +/- 5°

s. eC-Glossary

Rest-Material

0.25 mm

 

Durchsteigerfüller

 

 

maximale Endlochgröße für Durchsteigerfüller

0.25 mm

 

Abziehlack

 

 

 

 

s.  PCB Design Guidelines S. 19

Karbon

 

 

 

 

s.   PCB Design Guidelines S. 18

Wärmeleitpaste

 

 

 

 

s.   PCB Design Guidelines S. 21

Elektrischer Test

 

 

minimale Testauflösung

0.10 mm

 

kleinstes testbares Pad

0.05 mm

 

Test-Spannung

bis zu   1000V

 

Test-Stromstärke

100 mA

Einstellbar

Kontinuitäts-Test

Kapazität / Widerstand

1 Ohm – 10 KOhm

 

Isolation test

Kapazität / Widerstand bis zu 10 GOhm

 


Leave your comment

Comments (0)